Поедноставно ќе биде со НИ (NAND) порти да се изведе, или повеќевлезна NAND порта, или интегрирано коло со 4 NAND порти. Две од портите ќе се искористат за влезовите на фазите, една за сигналите од излезот на првите две NAND порти и четвртата NAND порта ќе остане неупотребена
.
Не е поентата до заштедата, поентата е што колото ќе биде многу покомпактно, на пример, нема да ти требаат отпорниците за поларизиација на транзисторите
.