Па овој интегралец веќе има декодирани излези, значи во секој случај дели со 10 и можеш да „земеш“ поделен сигнал од кој сакаш излез, само ќе се разликува „фазата“ на сигналот. Иначе од излезот 12 према даташит дели со 5 а не со 10
За разлика од бинарните бројачи „поделениот“ сигнал ќе биде импулс со должина колку и една периода на сигналот кој го делиш што некои уреди после овој интегралец може нема да можат да го препознаат како валиден clock сигнал ако се работи за висока фрекфенција (над 10MHz).
